RS Flipflop mit RC Glied Hilfe?
Hallo,
zwar weiß ich was ein RS Flipflop, sowie ein RC Glied macht, jedoch kann ich mir einfach nicht vorstellen, welchen Sinn es haben sollte, einen in Reihe geschalteten Widerstand und Kondensator an den RESET Eingang vom RS Flipflop zu packen.. Was will man damit bezwecken?
Wäre echt nett, wenn mir das jemand erklären könnte und bitte keine Troll-Beiträge. Ich sitze da schon ne Weile dean und komme zu nix..
2 Antworten
Gibt es eine konkrete Fragestellung dazu? Z.B. was passiert wenn...? Oder muss man einfach den Zweck erklären?
Eigentlich müsstes du sequentiell durchdenken, was nacheinander passieren kann.
Allerdings hängt es auch noch von der Technologie ab und davon, was an den Ausgängen hängt (Lastwiderstände?)
- Das NAND-Latch hier funktioniert ja "verkehrt" gegenüber einem NOR-Latch:
- Set und Reset sind aktiv low, wirken also dann, wenn sie auf Ground / Nullpotential gezogen werden.
- Wenn man also am Plus des Kondensators Pluspotential anhängt, bekommt R zuerst diesen + Impuls und lädt sich auf, der Strom nimmt ab damit das Potential an R, und R wird wegen des Widerstands langsam Richtung GND gezogen und damit verspätet aktiv.
- Das passiert also, nachdem Q positiv geworden wäre, also zuvor S aktiv (also auf 0 gelegt) worden ist.
- Somit ist das wohl ein Mono-Flop (automatisch verzögert sich rücksetzendes FlipFlop) (wobei der "verbotene" Fall, R+S auf null, auch auftreten kann -> beide Ausgänge auf 1).
- Wirkung wie ein Einschaltwischer ("Zeitrelais") ohne Retriggerung
Eine konkretere Fragenstellung hat es nicht gegeben.
Aber danke, die Antwort hat mir schon sehr geholfen - vor Allem die Wahrheitstabelle!
Ich hab's auch noch nicht aufgebaut... Läuft wohl mit TTL anders als mit HC-MOS.
Hier haben wir "leider" ein NAND-Latch, üblicherweise ist aber das Lehrbeispiel fürs Basis-FlipFlop ein NOR-Latch. Denn beim NOR-Latch (siehe meine Antwort bei dieser Frage) ist alles "logischer:
- SET bedeutet eine physische 1 (HIGH) am SET-Eingang, darauf geht Q auf 1
- Reset bedeute eine 1 am Reset, Q-quer geht auf 1, Q auf 0
- keiner aktiv (beide inaktiv, beide 0) ist der Speicherfall
- beide aktiv ist der "verbotene" oder atypische oder sinnlose Fall
Das NAND-Latch hier verhält sich halt umgekehrt:
- Der Speicherfall ist, wenn beide=1 sind. Da diese physiche 1 aber als logisch inaktiv gelten muss, kennzeichnet man den Set- und Reset-Eingang invertiert.
- Und somit gilt dann auch hier auch hier: "S=1" = Set aktivieren ist eben Set-quer auf 0 setzen = FF setzen -> setzt Q auf 1.
Und der 1-Pegel am R-strich passiert eben, wenn man am Plus des ungeladenen Elkos HIGH-Level anlegt (der ungeladene Elko "leitet", der geladene Elko sperrt, haben wir doch auch so plakativ gelernt, oder). Somit springt R-strich auf high und sinkt dann "analog" exponentiell ab auf LOW.
Klar durchläuft dann der Pegel undefinierte logische Zustände. Die meisten Flipflops kippen aber trotzdem irgendwo relativ schlagartig in den andern Zustand, egal wei langsam die "Flanke" ist.
Ebenso schreib man beim Speicherfall eben Q und Q-strich als Variable, weil man eben nicht weiss, ob das Ergebnis 0-1 oder 1-0 ist (kommt draufan, ob vorher set oder reset war, eben der Speicherfall)
Wenn man also am Plus des Kondensators Pluspotential anhängt, bekommt R zuerst diesen + Impuls und lädt sich auf, der Strom nimmt ab damit das Potential an R, und R wird wegen des Widerstands langsam Richtung GND gezogen und damit verspätet aktiv.
Macht irgendwie grammatikalisch keinen Sinn..
Kannst du das evtl. nochmal richtig formulieren?
Gebe dir dann direkt beste Antwort
der Strom nimmt ab damit das Potential an R
welcher Strom nimmt ab?
bekommt R zuerst diesen + Impuls und lädt sich auf
R ist doch der Reset Eingang - wie soll dieser sich denn aufladen das ist doch ein EIngang und kein Kondensator?
Zugegeben, ist etwas telegrammstilmässig und flüchtig formuliert. Also nochmals die ganzen 6 Punkte von oben, der 3. Punkt besser ausfomuliert:
- Das NAND-Latch hier funktioniert ja "verkehrt" gegenüber einem NOR-Latch:
- Set und auch Reset sind aktiv low, wirken also dann, wenn sie auf Ground / Nullpotential gezogen werden.
- Crc und Rrc bilden einen Spannungsteiler. Irgendwie muss man sich eine Anfangsbedingung festlegen: Kondensator ist entladen; Q springt von 0 auf 1. Wenn der Pluspol des Kondensators dieses Pluspotential bekommt, bekommt der R-Eingang zuerst diesen + Impuls. Denn wenn der Kondensator entladen ist, leitet er diesen Impuls weiter (C hat für diesen Spannungsanstieg quasi 0 Ohm). Der Kondensator lädt sich durch den Stromfluss langsam auf. Während des Aufladens nimmt der Strom durch den Kondensator bekanntlich ab. Dadurch sinkt das Potential zwischen C und Rrc (weil C immer "hochohmiger" wird, aber Rrc konstant bleibt). Somit sinkt auch das Potential an R, und R wird durch den "Pulldown"-Widerstand langsam Richtung GND gezogen. Sobald er "groundig" genug ist, wird der R-Eingang damit verspätet aktiv.
- Das passiert also, nachdem Q positiv geworden wäre, also zuvor S aktiv (also auf 0 gelegt) worden ist.
- Somit ist das wohl ein Mono-Flop (automatisch verzögert sich rücksetzendes FlipFlop) (wobei der "verbotene" Fall, R+S auf null, auch auftreten kann -> beide Ausgänge auf 1).
- Wirkung wie ein Einschaltwischer ("Zeitrelais") ohne Retriggerung
Das hat den Sinn das IC mit dem RS-FlipFlop zu zerstören! Wenn der Ausgang am positiven Anschluss von C vom ausgeruhten Zustand (+) in den Zustand (-) wechselt bekommt der Reset-Eingang einen negativen Puls in Höhe von ungefähr Versorgungsspannung. - Eine Diode von - nach R könnte das verhindern.
Wenn du das deinem Pauker erzählst könnte das einen Pluspunkt bringen.
Das ist aber nicht der wirkliche Grund. - Ein RC-Glied ist auch ein Verzögerungsglied. Der Eingang R wird immer leicht verzögert zum Eingang an der Seite von C+ seine Spannung ändern. Was das genau bewirkt solltest du dir mal überlegen.
Was das genau bewirkt solltest du dir mal überlegen.
Wow Applaus für diese Einleuchtende Antwort du Genie
Ich gehe mal davon aus, dass das hier eine Lehraufgabe ist. Deshalb versuche ich dich auf den Weg zu bringen. Eine allwissende Lösung gibt es nur bei Hobbybastlern.
So ganz bin ich damit nicht einverstanden, habe so gewisse Bedenken.
Okay unbekannt ist Wert von Rrc und Eingangsbedingung von Gatter.
R liegt wohl über RRC direkt auf L-Pegel. Somit könnte dort keine 1 anstehen.
Ferner stört mich in deiner Tabelle die Ausgänge Q und Qstrich anstatt 1 oder 0.
Es kann dort nur 1 oder 0 vorkommen, Zwischenwerte in unerlaubtem Bereich darf es normal nicht geben, ebenso kein verbotener Fall!
Okay, das ist nur Theorie hier, in der Industrie gibt es solcherlei Verschaltung nicht.
Tja, dieses Zeugs ist Jahrzehnte her, als das gelernt wurde. Was soll eigentlich die irreführende Bezeichnung S-Strich und R-Strich an den Eingängen? Ein Nand-Gatter verhält sich völlig normal. ;-)
Woher kommt denn dein 1 Pegel an R-Strich, wenn RRC direkt an Minus gebunden ist? Mal sehen ob ich noch Nand IC zur Verfügung habe. Das auf Steckbrett aufbauen etc, wäre einfach und kein großer Aufwand. Dann wäre es eindeutiger, nicht mehr nur Theorie. ;-)
Übrigens, das hier soll nur gewisses Fachsimpeln unter uns sein. ;-)