Volladdierer nach wievielen ns liegt Summe und Übertrag am Ausgang sicher an?
Jedes Gatter verzögert um 1NS
c) Nach welcher Zeit liegt Summe und Übertrag bei dem gegebenen VA sicher am Ausgang an, wenn jedes Gatter um 1ns verzögert?
Um die Summe zu berechnen brauche ich Cout was als Cin in die Berechnung einfließt. Ich würde sagen
Wenn jedes Gatter um 1ns verzögert, würde ich sagen:
Cout am Ausgang nach 5ns und dann Summe nach 8ns
Was meint ihr?
1 Antwort
Im wesentlichen musst du die längst Zweiglänge bestimmen.
Wenn wir von A und B ausgehen haben wir zunächst 1 Gatter, dann 2 Parallele Gatter welche aber gleich schnell sein sollten, also Zweiglänge 2, dann noch ein Gatter sind wir bei 3. Dann zum Summenausgang ein weiteres Gatter für CIN dann 2 parallle Gatter sind wir bei 5 und noch ein Gatter am Ausgang sind wir bei 6.
Der Summenausgang braucht also 6ns.
Cout ist nach 5ns am Ausgang, weil er ein Gatter weniger im Zweig hat.
Also nach 6ns sollte das Signal an beiden Ausgängen korrekt sein.
Der Summenausgang hat mit Cout nichts zu tun, hier ist keine Verschaltung.
Er muss natürlich auf CIN warten, allerdings betrachten wir hier einen Volladdierer alleine und nicht mehrere in Reihe, in so fern ist CIN zur gleichen Zeit da wie A und B
Der Entwurf Deines VA braucht 5 ns für alle Ausgänge (kritischer Pfad ist gleich lang).
Beim 3-Bit CR ergibt sich eben 3*5ns, also 15ns.
Beim Summenausgang sind doch 6 Gatter in Reihe nicht nur 5
"Der Summenausgang hat mit Cout nichts zu tun, hier ist keine Verschaltung.
Er muss natürlich auf CIN warten, allerdings betrachten wir hier einen Volladdierer alleine und nicht mehrere in Reihe, in so fern ist CIN zur gleichen Zeit da wie A und B"
Ok, Danke! Etwas verwirrend, aber ich werds mir so merken
In wie fern findest du es verwirrend. Cin A und B sind Eingänge betrachte sie einfach nicht.
d) Ist ja ein Carry-Ripple-Addierer der 3 Bit zahlen addieren soll.
Brauche 3 VA hintereinander
5ns + 2ns +3ns => 10ns für den Ausgang der Summe beim letzen VA
und 5 +2 +2 => 9 ns für cout beim letzten VA. Also 10ns insgesamt
Wenn ein VA eine Verzögerung von 6ns aufweist haben 3 VAs eine Verzögerung von 3*6ns also 18ns
Bei einem Carray Ripple Addierer rechnen alle VA parallel gleichzeitig.
der zweite und dritte in der Reihe müssen nur auf das Cout => Cin des Vorgängers warten. Deshalb 5ns für Cout bei ersten 2ns für Cout beim zweiten und der dritte VA bekommt Cin vom zweiten und muss dann noch drei Gatter bis zur Summe durchalufen, deshalb 5 +2 + 3 = 10ns bis die Summe beim letzten anliegt.
Ohne das jetzt genau durchzudenken klingts zumindest auf den ersten Blick plausibel.
Lass es mal bei 10ns und schau obs stimmt.
Vielen Danke für deine Antwort. Meine Rückfragen dazu:
Cout ist nach 5ns am Ausgang. Ok!
Summeausgang muss doch auf Cout bzw. Cin warten. D. h. Wenn für Cout schon 5ns bis zum Ausgang vergangen sind. Dann geht Cin rein und muss noch 3 Gatter durchqueren bis zum Ausgang von sum
Dann müssen es doch 5ns von Cout + 3 ns = 8 ns sein. Bis das Signal am Ausgang für sum liegt und nicht 6ns oder nicht?