Inwiefern wird bei einem SR-Latch, D-Latch und D-Flipflop ein Wert gespeichert?
Es ist ja so, dass wenn ich z. B. beim SR-Latch Set auf 1 setze und R auf 0, so hat mein Ausgang Q den Wert 1 udn der bleibt durhcgehend auf 1, wegen der Ruckkoplung oder?
Mein Problem ist:
Sagen wir ich habe jetzt z. B. das SR-Katch und ich setze S=1 und R=0, somit hat Q=1 und !Q=0 siehe:
Was ich nicht nachvollziehen kann, wenn ich den gespeicherten Wert haben will, sage ich S=0 und R=0, aber wie setze ich S und R, während das Schaltwerk läuft? WEnn cihd a die Bits verändere, führt das doch zu Problemen?
2 Antworten
Ich kann deine Frage nicht ganz nachvollziehen. Was meinst du "während das Schaltwerk läuft" ? Da läuft nicht viel. Auslesen kannst du den Zustand von Q und !Q immer, unabhängig davon, ob S=1 R=0 oder S=0 R=0 anliegt.
Lade dir doch Logisim herunter und probiere das aus:
Typischerweise werden in Rechnern die Speicher aus (mehreren, pro Bit Busbreite eines) DFF aufgebaut und hinter dem Speicher ist jeweils ein Tristate-Treiber. Die Dateneingänge der DFF hängen am Bus, die Ausgänge gehen zum Eingang des Tristate-Treibers, die Ausgänge des Tristate-Treiber an den Datenbus. Das Schaltwerk / Steuerwerk des Prozessors bestimmt, was passiert:
Inaktiv: "Load" das Register inaktiv, Tristate-Treiber inaktiv
Daten lesen: Tristate-Treiber einschalten (aktiv), dann liegen die Daten vom Ausgang der DFF auf dem Bus
Daten schreiben: "load" einschalten, dann werden die Daten vom Datenbus in die DFF übernommen.