ARM Cortex-M0+ / compare output / Wie entsteht OC3REF am Anfang?
Es geht also um einer timer im compare match Betrieb... Ich setze zur Zeit OC3M erstmal auf 0b0101 (force high) und dann CCR3 und dann setze ich OC3M auf 0b0011 (toggle)... zuerst hatte ich OC3M von Anfang an auf 0b0011, aber dann war der erste pulse mal low und mal high... voll komisch... verstehe ich nich...
es geht konkret um Timer#1 Channel#3 eines STM32G030K6T...
1 Antwort
Cortex-M0+ ist nur der Core lediglich der Systick Timer ist da drinnen.
Die Restlichen Timer sind Peripherie und daher Hersteller spezifisch daher wärs wichtig zu schreiben welcher uC das ist.
Ich nehme mal an das es irgendein STM32 ist oder?
Ich kenne jetzt den spezifischen uc nicht allerdings gibt es bei den Timern ein Output Register wo du zum einen die Polarität des OC festlegen kannst als auch den derzeitigen Wert. Es kann sein dass du das initialisieren musst.
Du kannst auch mal den Code mit CubeMX generieren und den zum Teil verwenden.
ja... der STM32G030K6T